據(jù)日本媒體報(bào)道，存儲(chǔ)器大廠鎧俠近日宣布，將從其第10代NAND產(chǎn)品開(kāi)始，在制程中引入低溫蝕刻這一前沿技術(shù)，以進(jìn)一步提升生產(chǎn)效率，并追趕全球領(lǐng)先的競(jìng)爭(zhēng)對(duì)手。

報(bào)道稱，鎧俠計(jì)劃于2026年量產(chǎn)第10代NAND，并決定采用低溫蝕刻技術(shù)。該技術(shù)允許在更低溫的環(huán)境下進(jìn)行蝕刻，從而使存儲(chǔ)器的存儲(chǔ)單元間的存儲(chǔ)通孔（memory hole）以更快的速度形成。

而這種效率的提升不僅可以減少生產(chǎn)時(shí)間，還能大幅提高單位時(shí)間的生產(chǎn)量。相比傳統(tǒng)的電漿蝕刻法，低溫蝕刻的加工速度提升了約4倍，標(biāo)志著存儲(chǔ)技術(shù)的一次重要革新。

2023年6月，Tokyo Electron成功開(kāi)發(fā)出一種用于存儲(chǔ)芯片的通孔蝕刻技術(shù)。該設(shè)備可用于制造400層以上堆疊的3D NAND閃存芯片。TEL當(dāng)時(shí)表示，該技術(shù)首次將電蝕刻應(yīng)用帶入到低溫范圍中，產(chǎn)生了具有極高蝕刻速率的系統(tǒng)。這項(xiàng)創(chuàng)新技術(shù)可在短短33分鐘內(nèi)實(shí)現(xiàn)10μm深的高縱橫比(晶圓上形成的圖案的深度與寬度之比)蝕刻。


低溫蝕刻技術(shù)

40多年來(lái)，CF基氣體一直用于絕緣膜蝕刻。在這種情況下，TEL發(fā)現(xiàn)了一種新的氣體系統(tǒng)，稱為HF+ PF3。通過(guò)將該氣體系統(tǒng)與極低溫度（公告中為-60°C）相結(jié)合，實(shí)現(xiàn)了3D NAND內(nèi)存孔的高速蝕刻。

在CF基等離子體中，CF基聚合物厚厚地沉積在孔的側(cè)壁上。雖然這種聚合物可以防止橫向蝕刻（稱為彎曲），但孔越深，到達(dá)孔底部的CF自由基就越少，孔的蝕刻速率就會(huì)急劇降低。

作為針對(duì)這些問(wèn)題的對(duì)策，提高芯片溫度等使CF基聚合物難以沉積在孔的側(cè)壁上的條件將導(dǎo)致孔的橫向蝕刻，從而導(dǎo)致彎曲。簡(jiǎn)而言之，CF自由基向孔底的運(yùn)輸和防止彎曲之間存在權(quán)衡，這使得優(yōu)化變得困難。

然而，在HF/PF3 +Cryo的情況下，孔的側(cè)壁上幾乎沒(méi)有沉積。也就是說(shuō)，反應(yīng)物質(zhì)HF被供應(yīng)到孔的底部而不被側(cè)壁“吃掉”。即使孔側(cè)壁上的沉積物很小，也可以防止彎曲。因此，可以實(shí)現(xiàn)高速 HAR 蝕刻而無(wú)需彎曲。

SiN的蝕刻速率隨溫度變化不大，并且無(wú)論添加或不添加PF3 ，其蝕刻速率都沒(méi)有太大變化。另一方面，對(duì)于SiO2，溫度越低，蝕刻速率越高。此外，添加 PF3可以加快蝕刻速度。在本次演示中，實(shí)驗(yàn)是在-60攝氏度下進(jìn)行的，但如果溫度能夠進(jìn)一步降低到-80到100攝氏度，或許可以蝕刻得更快。

TEL此次宣布的成果是，通過(guò)結(jié)合新型氣體系統(tǒng)（HF/PF3）和低溫（-60℃），實(shí)現(xiàn)了可用于3D NAND存儲(chǔ)孔的HAR蝕刻。到目前為止，HAR刻蝕領(lǐng)域一直被美國(guó)Lam Research壟斷，但TEL未來(lái)可能會(huì)大幅增長(zhǎng)。

SK海力士正評(píng)估低溫蝕刻設(shè)備

伴隨著3D NAND的堆疊層數(shù)越來(lái)越多，設(shè)備廠商以及存儲(chǔ)廠商正在想方設(shè)法的研究新的生產(chǎn)技術(shù)從而改進(jìn)生產(chǎn)效率。根據(jù)最新的消息表明SK海力士和三星目前都正在對(duì)東京電子最新的低溫蝕刻設(shè)備進(jìn)行測(cè)試，這一設(shè)備對(duì)于提升3D NAND的堆疊層數(shù)有著更加重大的意義。

據(jù)韓媒thelec的消息，SK海力士就在評(píng)估東京電子最新的低溫蝕刻設(shè)備，該設(shè)備可以在-70℃的低溫下運(yùn)行，用來(lái)生成400層以上堆疊的新型3D NAND。低溫蝕刻設(shè)備的鉆孔速度是傳統(tǒng)工具的三倍，對(duì)多層數(shù)的3D NAND非常有用。SK海力士正在把測(cè)試晶圓發(fā)送到東京電子的實(shí)驗(yàn)室，從而評(píng)估新設(shè)備的能力。當(dāng)前的蝕刻工藝是在0℃到30℃的溫度范圍內(nèi)工作的，而東京電子的蝕刻設(shè)備在-70℃低溫下運(yùn)行，這形成了鮮明的對(duì)比，根據(jù)他們的論文數(shù)據(jù)，新的蝕刻機(jī)可以在33分鐘內(nèi)進(jìn)行10微米深的高深度比蝕刻，比現(xiàn)有工具快三倍以上，這一成果是一項(xiàng)重大的技術(shù)進(jìn)步，而且大大提升了3D NAND的生產(chǎn)效率。

SK海力士現(xiàn)在的321層3D NAND據(jù)說(shuō)采用了三重堆棧結(jié)構(gòu)，采用東京電子的新設(shè)備后可能以單堆?；螂p堆棧的方式構(gòu)建400層的3D NAND，生產(chǎn)效率明顯提高，當(dāng)然這能否成功還得看設(shè)備的可靠性以及性能一致性。此外SK海力士考慮應(yīng)用低溫蝕刻設(shè)備的另一個(gè)原因是減少碳排放，現(xiàn)有的蝕刻工藝中，使用的是具有較高全球變暖潛能值(GWP)的碳氟化合氣體，如四氟化碳和八氟丙烷，其GWP分別為6030和9540，但東京電子新一代蝕刻設(shè)備使用的是GWP小于1的氟化氫氣體，這將大幅減少溫室氣體的排放。

同時(shí)三星也在驗(yàn)證這一新技術(shù)，與SK海力士不同的是，三星是直接引進(jìn)東京電子的新設(shè)備進(jìn)行測(cè)試。


3D-NAND 的層數(shù)有限制嗎？

回顧 2D NAND，它采用平面架構(gòu)，浮動(dòng)?xùn)艠O (FG) 和外圍電路彼此相鄰。2007年，隨著2D NAND的尺寸達(dá)到極限，東芝提出了3D NAND結(jié)構(gòu)。

三星于 2013 年率先向市場(chǎng)推出了所謂的“V-NAND”。

3D 設(shè)計(jì)引入了多晶硅和二氧化硅的交替層，并將浮動(dòng)?xùn)艠O替換為電荷陷阱閃存 (CTF)。這些區(qū)別既有技術(shù)上的，也有經(jīng)濟(jì)上的。FG 將存儲(chǔ)器存儲(chǔ)在導(dǎo)電層中，而 CTF 將電荷“捕獲”在介電層內(nèi)。由于制造成本降低，CTF 設(shè)計(jì)很快成為首選，但當(dāng)然不是唯一的。

IBM 研究員 Roman Pletka 指出：“盡管所有制造商都轉(zhuǎn)向電荷陷阱單元架構(gòu)，但我預(yù)計(jì)傳統(tǒng)浮柵單元在未來(lái)仍將發(fā)揮不可忽視的作用，特別是對(duì)于容量或保留敏感的用例?！?br style="color: rgb(102, 102, 102); font-family: 宋體; font-size: 12px; white-space: normal;"/>
然而，Hynix 表示，盡管采用了摩天大樓式堆疊的創(chuàng)新，但第一代 3D NAND 設(shè)計(jì)仍將外圍電路保留在一側(cè)。

最終，3D NAND 供應(yīng)商將外圍電路移至 CTF 下。用 SK Hynix 的術(shù)語(yǔ)來(lái)說(shuō)，它現(xiàn)在是 Periphery Under Cell (PUC) 層。一方面，“4D NAND”比 CTF/PUC NAND 更短、更酷。另一方面，這最終是 3D NAND 的另一種變體，單位單元面積更小。針對(duì)較小占地面積的類似設(shè)計(jì)有不同的商標(biāo)名稱，例如 Micron 的 CMOS under Array (CuA)。

美光科技在 2022 年 7 月下旬宣布推出 232 層 NAND，并已投入生產(chǎn)，因此獲得了吹噓的資本。根據(jù)該公司的新聞稿，美光表示，其 232 層 NAND 是存儲(chǔ)創(chuàng)新的分水嶺，也是將 3D NAND 生產(chǎn)擴(kuò)展到 200 層以上的能力的第一個(gè)證明。

美光還聲稱 業(yè)界最快的 NAND I/O 速度為 2.4 Gbps，與上一代產(chǎn)品相比，每個(gè)芯片的寫(xiě)入帶寬提高了 100%，讀取帶寬提高了 75% 以上。此外，232層NAND包含六平面TLC生產(chǎn)NAND，美光表示這是所有TLC閃存中每個(gè)芯片最多的平面，并且每個(gè)平面都具有獨(dú)立的讀取能力。

業(yè)內(nèi)分析人士認(rèn)為，這可能是此次公告中最令人印象深刻的部分。由于有六個(gè)平面，該芯片的表現(xiàn)就像是六個(gè)不同的芯片一樣。

在早幾年的 IEEE IEDM 論壇上，三星的 Kinam Kim 發(fā)表了主題演講，他預(yù)測(cè)到 2030 年將出現(xiàn) 1,000 層閃存。這可能聽(tīng)起來(lái)令人頭暈，但這并不完全是科幻小說(shuō)。Imec 存儲(chǔ)內(nèi)存項(xiàng)目總監(jiān) Maarten Rosmeulen 表示：“相對(duì) NAND 閃存的歷史趨勢(shì)線而言，這一速度已經(jīng)放緩。” “如果你看看其他公司，比如美光或西部數(shù)據(jù)，他們?cè)诠_(kāi)聲明中提出的內(nèi)容，你會(huì)發(fā)現(xiàn)他們的速度甚至比這還要慢。不同制造商之間也存在一些差異——看起來(lái)他們正在延長(zhǎng)路線圖，讓它放慢速度。我們相信這是因?yàn)榫S持這個(gè)空間的運(yùn)轉(zhuǎn)需要非常高的投資?！?br style="color: rgb(102, 102, 102); font-family: 宋體; font-size: 12px; white-space: normal;"/>
盡管如此，競(jìng)爭(zhēng)風(fēng)險(xiǎn)仍然足夠高，這些投資是不可避免的。“前進(jìn)的主要方式，主要的乘數(shù)，是在堆棧中添加更多層，”Rosmeulen 說(shuō)?！皫缀鯖](méi)有空間進(jìn)行 XY 收縮并縮小內(nèi)存空洞。這很難做到。也許他們會(huì)在這里或那里擠壓百分之幾，將孔放得更近，孔之間的縫隙更少等等。但這并不是最大的收益所在。如果你能繼續(xù)堆疊更多的層，密度只能以目前的速度顯著提高。”


存儲(chǔ)廠商已經(jīng)做好1000層規(guī)劃

整體來(lái)看，3D NAND未來(lái)的發(fā)展主要聚焦在兩個(gè)方向：一是增加層數(shù)，二是提升密度。這兩者并非分頭行動(dòng)，而是在增加NAND層數(shù)的同時(shí)，也需要提升密度。半導(dǎo)體界著名的“摩爾定律”同樣適用于NAND層數(shù)的增加，尤其身處于生成式AI大爆發(fā)的時(shí)代，對(duì)于儲(chǔ)存的需求仍為迫切。

而對(duì)于存儲(chǔ)廠來(lái)說(shuō)，努力提升NAND層數(shù)一方面可以降低生產(chǎn)成本，另一方面則可以憑借先進(jìn)技術(shù)將競(jìng)爭(zhēng)對(duì)手遠(yuǎn)遠(yuǎn)甩在腦后。于是從3D NAND技術(shù)出現(xiàn)開(kāi)始，生產(chǎn)NAND的廠商就沒(méi)停止過(guò)卷層數(shù)，從最開(kāi)始的幾十層到現(xiàn)在的二百多層，甚至最近已有廠商早早開(kāi)始卷起了1000層！

近日，鎧俠CTO宮島英史在近日舉辦的第71屆日本應(yīng)用物理學(xué)會(huì)春季學(xué)術(shù)演講會(huì)上表示該企業(yè)目標(biāo)2030~2031年推出1000層的3D NAND閃存。而目前鎧俠與合作伙伴西部數(shù)據(jù)開(kāi)發(fā)的最先進(jìn)產(chǎn)品是218層堆疊的BICS8 3D NAND。

無(wú)獨(dú)有偶，早在去（2023）年，三星存儲(chǔ)業(yè)務(wù)高管于夏季會(huì)議上透露，預(yù)計(jì)到2030年，V-NAND技術(shù)可以實(shí)現(xiàn)超過(guò)1000層堆疊。今年，三星計(jì)劃推出有望達(dá)280層堆疊的第九代3D NAND，2025-2026年推出430層堆疊第十代3D NAND。

其它存儲(chǔ)廠商也沒(méi)有閑著，如SK海力士在ISSCC 2023會(huì)議上公布了一款堆疊層數(shù)超過(guò)300層的第8代3D NAND原型。

不過(guò)，1000層3D NAND的口號(hào)雖響，要面對(duì)的挑戰(zhàn)也更多，NAND層數(shù)的增加無(wú)疑將對(duì)制造工藝和投資帶來(lái)更大的風(fēng)險(xiǎn)。三星高管就表示，要實(shí)現(xiàn)1000層3D NAND技術(shù)，就像建設(shè)摩天大樓一樣，需要考慮坍塌、彎曲、斷裂等諸多穩(wěn)定性問(wèn)題，此外還需要克服連接孔加工工藝、最小化電池干擾等、縮短層高以及擴(kuò)大每層存儲(chǔ)容量等挑戰(zhàn)。

當(dāng)然，對(duì)于普通消費(fèi)者來(lái)說(shuō)，這樣的“卷”是讓人喜聞樂(lè)見(jiàn)的，畢竟隨著3D NAND層數(shù)堆疊的增加，意味著以后能買到更大更便宜的固態(tài)硬盤。