昔日在半導(dǎo)體界呼風(fēng)喚雨的老大哥英特爾(Intel)，只能站在5或7納米的位置，眼睜睜看著先進(jìn)制程的市占率，就這樣被臺(tái)積電的「疊疊樂(lè)」(Jenga)蠶食鯨吞，淪落到只能當(dāng)老二且差距越來(lái)越大。但英特爾當(dāng)然也不是省油的燈，也奮力一搏發(fā)展出EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋接）之2.5D封裝技術(shù)。

什么是EMIB？

如下圖所示，是英特爾官網(wǎng)所提供EMIB先進(jìn)封裝概念之示意圖。EMIB的技術(shù)特征在于，不論是高頻寬記憶體(High Bandwidth Memory, HBM)、CPU/GPU或現(xiàn)場(chǎng)可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)等，于其邏輯芯片(die)的下方，設(shè)置一個(gè)硅橋(Silicon Bridge)并將芯片之間予以電性連結(jié)，由于芯片之間傳導(dǎo)電子的路徑縮短，因而得以加快芯片之間的運(yùn)算效能。此外，EMIB的另一個(gè)優(yōu)點(diǎn)在于，它不需要中介層，所以制程上不僅變簡(jiǎn)單，而且還可降低制造成本。

根據(jù)以上所提到EMIB的技術(shù)特征，將其輸入到自行開發(fā)的AI系統(tǒng)Lupix，并針對(duì)近10年的專利數(shù)據(jù)，掃描出與英特爾的EMIB相關(guān)且符合當(dāng)今具市場(chǎng)價(jià)值的已獲證專利，我們發(fā)現(xiàn)其中很重要之一件專利標(biāo)題為「針對(duì)用于半導(dǎo)體封裝硅橋的傳導(dǎo)墊層之交替表面」（以下稱本專利），其臺(tái)灣專利號(hào)為TWI689072B，而對(duì)應(yīng)的美國(guó)專利號(hào)為US10177083B2 (Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages)，分別于2020/03/21和2019/01/08獲證。AI系統(tǒng)Lupix根據(jù)當(dāng)下的技術(shù)演化趨勢(shì)去做計(jì)算，推斷出本專利在機(jī)電技術(shù)領(lǐng)域中，專利價(jià)值之PR值(Percentile Rank)為95，也就是說(shuō)，本專利的價(jià)值在機(jī)電領(lǐng)域中贏過(guò)95 %的相關(guān)專利。


EMIB的制造

上圖顯示了設(shè)計(jì)在有機(jī)封裝中的典型EMIB橋的橫截面。橋接硅位于封裝腔中，如下圖所示制作。頂部封裝金屬層提供了一個(gè)參考平面，并帶有穿過(guò)該平面的通孔，用于連接die和橋。

Ravi表示：“ EMIB工藝建立在標(biāo)準(zhǔn)封裝構(gòu)造流程的基礎(chǔ)上，并附加了創(chuàng)建EMIB腔的步驟。橋位于空腔中，并用粘合劑固定在適當(dāng)?shù)奈恢谩Ｌ砑幼詈蟮慕殡妼雍徒饘俣逊e層，然后進(jìn)行通孔鉆孔和電鍍。”

請(qǐng)注意，在上方的橫截面圖中，粗孔和細(xì)孔分別對(duì)應(yīng)于每個(gè)die上存在的兩個(gè)不同的凸點(diǎn)間距，如下所示。

粗大的凸塊用于die到封裝的走線層連接，而細(xì)間距則與EMIB連接相關(guān)聯(lián)-短期內(nèi)更多關(guān)于目標(biāo)EMIB連接密度的信息。

Ravi補(bǔ)充說(shuō)：“進(jìn)行了大量的工程設(shè)計(jì)，以定義精細(xì)和粗糙的凸點(diǎn)輪廓，這些輪廓將支持管芯附著和通過(guò)連接處理。具體而言，這包括重點(diǎn)關(guān)注凸塊高度控制和焊料量。我們已經(jīng)與bumping 供應(yīng)商合作，以實(shí)現(xiàn)這種dual pitch和profile configuration。此外，MCP封裝中的每個(gè)裸片都單獨(dú)連接-裸片上的凸點(diǎn)將經(jīng)受多個(gè)回流周期。注意與凸塊結(jié)合的助焊劑材料。還已經(jīng)開發(fā)了在整個(gè)凸塊區(qū)域中提供無(wú)空隙的環(huán)氧樹脂底部填充劑的方法。材料，凸塊和附著過(guò)程都是在大規(guī)模生產(chǎn)中進(jìn)行的?！?/span>


EMIB電氣特性

英特爾針對(duì)EMIB互連發(fā)布了詳細(xì)的電氣分析，評(píng)估了各種信號(hào)接地屏蔽組合和導(dǎo)線長(zhǎng)度的插入損耗和串?dāng)_。

上圖突出顯示了封裝中的配電路徑（power distribution paths ）。請(qǐng)注意，EMIB橋的占位面積小，這意味著I / O信號(hào)和電源完整性特性的平衡不會(huì)受到影響，這與全硅中介層不同，在硅中介層中，所有信號(hào)和電源過(guò)孔都必須首先穿過(guò)中介層。如前所述，EMIB上方的頂層封裝層也用作接地層。

下圖顯示了電分析結(jié)果的示例，描述了針對(duì)各種信號(hào)屏蔽模式的目標(biāo)累積海灘前帶寬的最大EMIB信號(hào)長(zhǎng)度。在此示例中，采用了激進(jìn)的L / S線距設(shè)計(jì)。使用的電氣模型：

一個(gè)簡(jiǎn)單的輸出驅(qū)動(dòng)器（R = 50ohms，C = 0.5pF）

無(wú)端接的接收器（C = 0.5pF）

四層EMIB金屬疊層，介電常數(shù)= 4.0

嵌入式橋上方的頂部封裝金屬平面

1V信號(hào)擺幅，具有200mV垂直睜開的接收器靈敏度（為無(wú)端接的電容式接收器合并了近端和遠(yuǎn)端串?dāng)_）

EMIB設(shè)計(jì)服務(wù)

由于EMIB設(shè)計(jì)權(quán)衡的復(fù)雜性，Ravi表示：“英特爾將與代工客戶在產(chǎn)品需求方面緊密合作，并將EMIB設(shè)計(jì)作為一項(xiàng)服務(wù)進(jìn)行開發(fā)。我們將與客戶一起在die引出線和凸點(diǎn)圖案上進(jìn)行合作，并提供可滿足其數(shù)據(jù)速率目標(biāo)的EMIB硅實(shí)施方案?！?/span>

EMIB未來(lái)發(fā)展

EMIB技術(shù)仍然是英特爾的研發(fā)重點(diǎn)。Ravi強(qiáng)調(diào)說(shuō)：“我們將繼續(xù)致力于提供更大的互連邊緣密度，包括更緊密的凸塊間距和更積極的線/空間EMIB金屬間距（小于1um）。將有源電路集成到EMIB中當(dāng)然也是可行的?！?/span>


其他先進(jìn)封裝技術(shù)

一、Foveros

3D封裝技術(shù)，原理上也不復(fù)雜，就是在垂直層面上，一層一層地堆疊獨(dú)立的模塊，類似建摩天大樓一樣。

就像大廈需要貫通的管道用于供電供水，F(xiàn)overos通過(guò)復(fù)雜的TSV硅穿孔技術(shù)，實(shí)現(xiàn)垂直層面的互連。

Foveros最早用于Lakefiled處理器，目前正在和EMIB聯(lián)手用于各類產(chǎn)品，最典型的就是Ponte Vecchio GPU加速器，使用了5種不同工藝、47個(gè)不同芯粒。

二、Foveros Omni

下一代封裝技術(shù)，可實(shí)現(xiàn)垂直層面上大芯片、小芯片組合的互連，并將凸點(diǎn)間距繼續(xù)縮小到25微米。


三、Foveros Direct

使用銅與銅的混合鍵合，取代會(huì)影響數(shù)據(jù)傳輸速度的焊接，把凸點(diǎn)間距繼續(xù)縮小到10微米以下，從而大幅提高芯片互連密度和帶寬，并降低電阻。

Foveros Direct還實(shí)現(xiàn)了功能單元的分區(qū)，使得模塊化設(shè)計(jì)配置靈活、可定制。

2021年底，Intel還展示了最新的混合鍵合(hybrid bonding)，將互連間距繼續(xù)微縮到驚人的3微米，實(shí)現(xiàn)了準(zhǔn)單片式的芯片。

也就是說(shuō)，整合封裝后的互聯(lián)密度、帶寬都非常接近傳統(tǒng)的單片式芯片，不同芯粒之間連接更加緊密。