我們知道，芯片都是由晶體管組成的，比如蘋果的A16，有160億個晶體管。而電流在晶體管內(nèi)部，會從起始端（源極）流向終點(diǎn)（漏極）。

而電流流動過的過程中，會經(jīng)過一個閘門（柵極），而柵極的寬度正是平時所說的芯片工藝，也就是XXnm，比如蘋果A16就是4nm工藝，理論上柵極的寬度就是4nm。

而要提高芯片工藝，比如從4nm到3nm，再從3nm到2nm，就要縮短柵極的寬度。

而柵極的寬度小了，那么源極漏極間的距離就短了。這樣造成的后果是源、漏兩極的電場對柵極產(chǎn)生干擾，然后柵極對電流的控制能力大大下降，最后芯片不穩(wěn)定，漏電，功耗增加，性能下降等等……

以前7nm、5nm、3nm時，這種情況還稍能夠控制，從而不產(chǎn)生大的影響，但到2nm時，就沒法控制了，必須有進(jìn)一步技術(shù)改進(jìn)才行。

如何在縮短柵極寬度的同時，還減少源、漏兩極的電場對柵極的干擾？那就是要改變材料的特性了，使柵極更穩(wěn)定。

之前臺積電等廠商，已經(jīng)試過很多辦法，比如在芯片材料中摻雜磷原子，然后再對這個混合物進(jìn)行加熱退火，提高磷原子平衡濃度，激活活性，提高導(dǎo)電性能。

但目前這項技術(shù)也遇到了一些困難，普通的摻雜工藝不行，磷原子的平衡濃度不夠高，達(dá)不到要求，并且在進(jìn)行加熱退火處理時，還可能會導(dǎo)致晶體管膨脹。

于是近日，康奈爾大學(xué)的研究人員提出了一種新的提高磷的平衡濃度的方法：微波技術(shù)。

在試驗(yàn)的過程中，研究人員把摻雜磷原子的芯片，放到改進(jìn)后的家中微波爐中進(jìn)行測試，發(fā)現(xiàn)微波技術(shù)，可以使得芯片材料中的摻雜原子被激活，還不會出現(xiàn)晶體管膨脹的狀況。

目前康奈爾大學(xué)的James Hwang與博士后詹盧卡 · 法比（Gianluca Fabi）共同申請了微波退火器的兩項專利，同時相關(guān)論文已發(fā)表于 Applied Physics Letters。

研究人員預(yù)測，這一項技術(shù)在2025年就會應(yīng)用于芯片制造上。

而2025年，臺積電、三星的2nm芯片可能就會量產(chǎn)了，所以也就是說，2nm芯片的制造，除了EUV光刻外，可能還需要加一個微波爐了。